SIÉLER Loïc 38 ans

7 rue Marconi 57070 METZ

Tél: 03.87.54.73.06 Tél: 06.43.87.20.15

e-mail: loic.sieler@univ-lorraine.fr

# Curriculum vitae

# Postes occupés

## Sept.2012 Maître de Conférence, 63, Université de Lorraine

Rattaché à l'UFR SciFA (Sciences Fondamentales Appliquées) de l'*Université de Lorraine* depuis Septembre 2012. Membre permanent du laboratoire LCOMS (Laboratoire de Conception, Optimisation et Modélisation des Systèmes), équipe ASEC (Architecture des Systèmes Embarqués et Capteurs Intelligents) département IDEES (Informatique Décisionnelle, Électronique Embarquée et Sûreté). Travail dans la thématique de l'Adéquation Algorithme Architecture pour le traitement de l'information et le traitement du signal :

- architecture adaptative pour le traitement embarqué de signaux physiologiques
- architecture intelligente pour le contrôle de consommation d'énergie
- architecture optimisée pour l'extraction de paramètres pour la classification d'images

2011/2012

**Demi-ATER** au sein du département de physique de *l'Université Blaise Pascal* en charge des enseignements de : Travaux Pratique de langage VHDL, Travaux Dirigés de logiciel informatique, Travaux Dirigés de micro-contrôleurs, Travaux Pratiques et cours d'Automatique, Travaux Dirigés et cours de Métrologie (96h).

## Formation Universitaire

2008/2011 **Doctorat : Vision pour la Robotique** Mention très honorable.

Méthode de prototypage rapide par réseau de processeurs homogènes communicants pour le

traitement d'images sur SoPC

Soutenu le 8 décembre 2011 : Université Blaise Pascal de Clermont Ferrand.

Master Recherche EEAPR (Option Génie électrique et Systèmes embarqués).

Faculté des Sciences de Nancy.

2005/2006 Licence EEA (Option électronique).

Faculté des Sciences de Nancy.

#### Domaines de compétences

Microélectronique

2006/2008

Électronique Numérique avancée, Électronique analogique de base, Conception d'architecture numérique en VHDL, Simulation/Implantation de systèmes sur FPGA, Utilisation/Génération d'IP, Modélisation en langage VHDL-AMS, Conception de systèmes tolérants aux fautes.

Circuit micro-

programmé

ti et

Étude des architectures des Microprocesseurs RISC, CISC, VLIW, DSP et de leur programmation en langage Assembleur et C, Étude des systèmes multi-processeurs sur puce homogènes et hétérogènes, Conception et programmation de systèmes parallèles.

Outils ISE,

ISE, EDK, MAXPLUS II, Quartus, Modelsim, Processor Designer, Matlab, Simulink, LT-Spice

#### Domaines de recherche

**L.C.O.M.S** - (Laboratoire de Conception, Optimisation et Modélisation des Systèmes). Equipe ASEC - (Architecture des Systèmes Embarqués et Capteurs Intelligents):

Département IDEES - (Informatique Décisionnelle Électronique Embarquées et Sûreté) :

- La modélisation de systèmes énergétiques en langage VHDL-AMS pour la co-simulation et le développement d'intelligence de gestion
- Le développement d'architectures numériques adaptatives, évolutives et complexes pour la fusion et le traitement de données de signaux physiologiques
- La conception d'architectures complexes hautement parallèles dédiées application  $A^3$

# Enseignements effectués

Mon activité d'enseignement à l'Université de Lorraine se fait intégralement au sein de la 3ième année de Licence EEA et du Master I2E2I. Le tableau précédent résume l'ensemble de mes services effectués depuis ma prise de poste à l'Université de Lorraine, ainsi que la répartition entre mes interventions au niveau Master ou Licence durant ces 5 années.

Les principales UE que je dispense sont : Introduction aux systèmes électroniques – Amplification et Détection – Fonction Analogique Radio – Communication Numérique – Électronique dans le secteur automobile

Années	CM	TD	TP	EI	Total EqTD	Licence	Master
2012-2013	15	45	134		201	70%	30%
2013-2014	67	66	115		281	45%	55%
2014-2015	58	63	179		329	30%	70%
2015-2016	44	112	103		281	40%	60%
2016-2017	83	87	74		285	40%	60 %
2017-2018	40	37	113	28	251	40%	60 %
2018-2019	64	26	120	32	280	40%	60 %
2019-2020	29	30	90	18	251	70%	30 %
2020-2021	29	40	135	83	315	100%	0 %

2013-2018	Responsable de la première année du Master I2E2I parcours MEEN (Mesure Énergétique pour
	les Énergie Nouvelles)

- 2015-2019 Responsable du parcours de L3 EAPSC (Électronique Automatique Programmation des Systèmes Communicants)
- 2018-2019 Responsable de la première année du Master EEA parcours CSEC (Conception des Systèmes Electronique Communicants)

# Autre

- \* Membre du comité scientifique de l'International Conference on Embedded Systems in Telecommunications and Instrumentation, ICESTI'2016 et ICESTI'2014
- \* Membre du jury de thèse de monsieur M. Heil, "Conception architecturale pour la tolérance aux fautes d'un système auto-organisé multi-noeuds en réseau à base de NoC reconfigurables" soutenue en décembre 2015
- \* Review de manuscrit pour le journal Health and Technology, Springer en juin 2015
- \* Membre du comité d'organisation de l'International Conference on Control, Decision and Information Technologies, CoDIT'2014
- $\ast\,\,$  Membre du comité scientifique de l'International New Circuits and Systems Conference, NEWCAS'2014 et NEWCAS'2013

## Articles de revue

- 1. H. Chen, C. Tanougast, Z. Liu, **L. Siéler**, Asymmetric optical cryptosystem for color image based on equal modulus decomposition in gyrator transform domains, Journal of Optics and Lasers in Engineering, Elsevier, Volume 93, pp. 1-8, Juin 2017
- B. Zhang, Y. Morère, L. Siéler, C. Langlet, B. Bolmont and G. Bourhis, Stress Recognition from Heterogeneous Data, Journal of Image and Graphics, Volume 4, Number 2, pp. 116-121, Décembre 2016

## Conférences Internationales

- 1. M. Madani, **L. Siéler**, C. Tanougast, FPGA Implementation of an enhanced SNOW-3G Stream Cipher based on a Hyper-chaotic System, CoDIT: Control, Decision and Information Technologies, Avril 2017
- 2. A.A. Al Hariri, F. Monteiro, L. Siéler, A. Dandache, Configurable and high-troughput architectures for Quasi-cyclic low-density parity-check codes, IEEE ICECS: International Conference on Electronics, Circuits and Systems, pp. 790-793, Décembre 2014
- 3. L. Cicero, C. Tanougast, H. Ramenah, L. Siéler, F. Lecerf, A Li-Ion cell testbench for fast characterization and modeling, CoDIT: Control, Decision and Information Technologies, pp. 562-565, Décembre 2014
- 4. H. Machado, L. Cicero, C. Tanougast, H. Ramenah, L. Siéler, P. Jean, P. Milhas and A. Dandache, VHDL-AMS Electro-thermal modeling of a Lithium-Ion battery, ICM: The 25th IEEE International Conference on Microelectronics, IEEE Advancing Technology for Humanity, pp.1-4, Décembre 2013